具有信号改善功能 (SIC)的高速CAN收发器

UMCAN1057SVS8 ***SOP8***
UMCAN1057SVDA ***DFN8 3.0×3.0***

1 描述

UMCAN1057S 是一款高速 CAN 收发器，可在控制器局域网（CAN）协议控制器和物理双线式 CAN 总线之间提供接口。该收发器专用于汽车业的高速 CAN 应用，可以为（微控制器中的）CAN 协议控制器提供发送和接收差分信号的功能。 UMCAN1057S 具备增强的电磁兼容性 (EMC) 和静电放电 (ESD) 性能，并具有以下特性：

- 电源电压关闭时，CAN总线具有良好的无源性能。
- 带 V_{IO} 引脚的型号可直接连接电源电压为 3.3V 或 5V的微控制器。

UMCAN1057S 实现了 ISO 11898-2:2024 以及 SAE J2284-1 至 SAE J2284-5 标准中定义的 CAN 物理层。 UMCAN1057S 具备 ISO 11898-2:2024 参数集 C 中定义的 CAN 信号改善功能（SIC）。该功能可显著减少网络中的信号振铃，从而使 CAN FD 通信能够在更大规模的拓扑结构中可靠运行。此外，UMCAN1057S 还具有更严格的位时序对称性性能，可支持最高 8 Mbit/s 的 CAN FD 通信。这些特性使 UMCAN1057S 成为所有 HS-CAN 网络中的理想选择，适用于无需通过总线实现唤醒功能的待机模式节点。

2 应用

- 汽车行业
- 工业控制
- 无线基础设施

3 特性

- 符合 ISO 11898-2:2024 及 SAE J2284-1 至 SAE J2284-5 标准
- 实现 ISO 11898-2:2024 参数集 C 中定义的 CAN 信号改善功能，可显著降低网络中的信号振铃效应
- 与标准 CAN FD 收发器相比，位时序对称性表现更佳，支持高达 8 Mbit/s 的数据速率
- 针对 12 V 汽车系统进行了优化
- 电源电压：4.5V 至 5.5V
- V_{IO} 电平转换支持：2.9V 至 5.5V
- 收发器在未上电时与总线断开（零负载）
- 总线引脚具有高 ESD 耐受能力
- TXD 显性超时功能
- V_{CC} 和 V_{IO} 引脚具有欠压检测功能
- 热关断保护

4 订购信息

器件型号	丝印编码	封装类型	发货数量
UMCAN1057SVS8	1057SVS8	SOP8	3000pcs/13Inch Tape & Reel
UMCAN1057SVDA	1057SV	DFN8 3.0×3.0	3000pcs/13Inch Tape & Reel

5 引脚配置和功能




表 5-1. 引脚功能

引脚编号	符号	描述
1	TXD	发送数据输入
2	GND	接地（注 1）
3	VCC	电源电压
4	RXD	接收数据输出；从总线读取数据
5	V_{IO}	I/O电平转换器的电源电压
6	CANL	低电平 CAN 总线
7	CANH	高电平 CAN 总线
8	S	静默模式控制输入

注 1：DFN8封装的芯片电源地同时连接至GND引脚和裸露的中心焊盘。GND引脚必须焊接至电路板地。为提高热性能和电气性能，建议将裸露的中心焊盘也焊接至电路板地。

6 规格

6.1 绝对最大额定值（注 1、2）

符号	参数	测试条件	最小值	典型值	最大值	单位
V_I	CANH、CANL 上的电压范围		-40		+40	V
	V_{CC}、V_{IO} 上的电压范围		-0.3		+7	V
	其他引脚的电压范围	注 3	-0.3		V_{IO}+0.3	V
V_{DIF}	CANH 与 CANL 之间的电压范围		-40		+40	V
V_{trt}	CANH、CANL 上的瞬态电压（注 4）	脉冲 1	-100			V
		脉冲 2a			+75	V
		脉冲 3A	-150			V
		脉冲 3b			+100	V
V_{ESD}	接触放电，符合 IEC 61000-4-2 标准	总线引脚		±10		kV
	人体模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准	所有引脚		±8		kV
	充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准	所有引脚		±2		kV
I_{LU}	闩锁效应，符合 JEDEC JESD78 标准	II 类		200		mA
T_{VJ}	虚拟结温		-40		150	℃
T_{STG}	贮存温度		-55		150	℃

注 1：超出绝对最大额定值范围进行操作可能会导致器件永久性损坏。绝对最大额定值并不意味着器件在这些条件或“建议运行条件”所列范围之外的任何其他条件下能够正常工作。如果在“建议运行条件”之外但“绝对最大额定值”范围内使用，器件可能无法完全正常工作，这可能会影响器件的可靠性、功能性、性能，并缩短器件的使用寿命。
注 2：除差分 I/O 总线电压外，所有电压值都是相对于接地引脚的值。
注 3：最大电压不能超过 7 V。
注 4：已由外部测试机构根据 IEC TS 62228 第 4.2.4 节进行验证；标准脉冲参数定义见 ISO 7637。

6.2 推荐工作条件

符号	参数	测试条件	最小值	典型值	最大值	单位
V_{CC}	总线电源电压		4.5		5.5	V
V_{IO}	逻辑 I/O 电源电压		2.9		5.5	V
T_A	工作环境温度		-40		125	℃

6.3 电气特性（注 1）

除非另有说明，否则T_J = -40℃ 至 +150℃；V_{CC} = 4.5V 至 5.5V；V_{IO} = 2.9V 至 5.5V；R_L = 60Ω；C_L = 100pF；所有电压均相对于地定义；正电流流入 IC。

符号	参数	测试条件	最小值	典型	最大值	单位
电源；VCC 引脚						
V_{CC}	电源电压		4.5		5.5	V
V_{UVD}	VCC 欠压检测电压		3.5	4	4.3	V
I_{CC}	电源电流	正常模式；TXD = 0 V；总线短路；-3V < (CANH=CANL)<18V		80	110	mA
		正常模式；TXD = V_{IO}		1.6	5	mA
		正常模式；TXD = 0 V	20	45	60	mA
		静默模式；TXD = V_{IO}	0.1		2	mA
逻辑 I/O 电源；VIO 引脚						
V_{IO}	VIO 电源电压		2.9		5.5	V
V_{UVD}	VIO 欠压检测电压		2.1		2.8	V
I_{IO}	VIO 电源电流	正常模式；TXD = 0V		165	300	uA
		正常模式；TXD = V_{IO}		15	30	uA
		静默模式		15	30	uA
模式控制输入；S 引脚						
V_{IH}	高电平输入电压		0.7V_{IO}			V
V_{IL}	低电平输入电压				0.3V_{IO}	V
I_{IH}	高电平输入电流	V_{IN} = V_{IO}	1		10	uA
I_{IL}	低电平输入电流	V_{IN} = 0 V	-1		-1	uA

6.3 电气特性（续）（注 1）

除非另有说明，否则T_J = -40℃ 至 +150℃；V_{CC} = 4.5V 至 5.5V；V_{IO} = 2.9V 至 5.5V；R_L = 60Ω；C_L = 100pF；所有电压均相对于地定义；正电流流入 IC。

符号	参数	测试条件	最小值	典型值	最大值	单位
CAN 发送数据输入；TXD 引脚						
V_{IH}	高电平输入电压		0.7V_{IO}			V
V_{IL}	低电平输入电压				0.3V_{IO}	V
I_{IH}	高电平输入电流	V_{IN} = V_{IO}	-5		5	uA
I_{IL}	低电平输入电流	V_{IN} = 0 V	-270	-100	-30	uA
C_I	输入电容			5	10	pF
CAN 接收数据输出；RXD 引脚						
I_{OH}	高电平输出电流	RXD = V_{IO} - 0.4 V	-9	-1.5		mA
I_{OL}	低电平输出电流	RXD = 0.4 V		1.5	12	mA
驱动器						
$V_{O(DOM)}$	显性输出电压	TXD = 0 V；t<$t_{TO(DOM)TXD}$；50 Ω ≤ R_L ≤ 65 Ω；CANH 引脚	2.75	3.5	4.5	V
		TXD = 0 V；t<$t_{TO(DOM)TXD}$；50 Ω ≤ R_L ≤ 65 Ω；CANL 引脚	0.5	1.5	2.25	V
$V_{OD(DOM)}$	显性差分输出电压	TXD = 0 V；t<$t_{TO(DOM)TXD}$；50 Ω ≤ R_L ≤ 65 Ω	1.5		3	V
		TXD = 0 V；t<$t_{TO(DOM)TXD}$；45 Ω ≤ R_L ≤ 70 Ω	1.4		3.3	V
		TXD = 0 V；t<$t_{TO(DOM)TXD}$；R_L = 2240 Ω	1.5		5	V
$V_{O(REC)}$	隐性输出电压	正常或静默模式；TXD = V_{IO}; R_L = open	2	0.5V_{CC}	3	V
$V_{OD(REC)}$	隐性差分输出电压	正常或静默模式；TXD = V_{IO}；R_L = open	-50		50	mV
$V_{SYM(DOM)}$	显性输出电压对称性，V_{CC}-CANH-CANL	TXD = 0 V；t<$t_{TO(DOM)TXD}$；R_L = 60 Ω	-400		400	mV

6.3 电气特性（续）（注 1）

除非另有说明，否则T_J = -40℃ 至 +150℃；V_{CC} = 4.5V 至 5.5V；V_{IO} = 2.9V 至 5.5V；R_L = 60Ω；C_L = 100pF；所有电压均相对于地定义；正电流流入集成电路。

符号	参数	测试条件	最小值	典型值	最大值	单位
$V_{SYM(TX)}$	驱动器输出电压对称度，(CANH+CANL)/V_{CC}	TXD = 250 kHz、1 MHz、2.5 MHz；R_L = 60 Ω；C_{SPLIT} = 4.7 nF	0.9V_{CC}		1.1V_{CC}	V
$V_{CM(STEP)}$	共模电压阶跃值	参见图 7-4	-150		150	mV
$V_{CM(PP)}$	共模电压峰峰值	参见图 7-4	-400		400	mV
$I_{OS(DOM)}$	显性短路输出电流	TXD = 0 V；t <$t_{TO(DOM)TXD}$；V_{CC} = 5 V；CANH = -15 V 至 40 V；CANH 引脚	-100	-70		mA
		TXD = 0 V；t <$t_{TO(DOM)TXD}$；V_{CC} = 5 V；CANH = -15 V 至 40 V；CANL 引脚		70	100	mA
$I_{OS(REC)}$	隐性短路输出电流	正常模式；TXD = V_{IO}；–27 V≤ CANH = CANL ≤ 32 V	-5		5	mA
接收器						
V_{TH}	差分输入阈值电压	正常或静默模式；-15 V≤ CANH, CANL ≤ 15 V	0.5		0.9	V
$V_{ID(REC)}$	隐性状态差分输入电压	正常或静默模式；-15 V ≤ CANH, CANL ≤ 15 V（注 2）	-4		0.5	V
$V_{ID(DOM)}$	显性状态差分输入电压	正常或静默模式；-15 V ≤ CANH, CANL ≤ 15 V（注 2）	0.9		9	V
V_{HYS}	差分输入迟滞电压	正常或静默模式；-15 V ≤ CANH, CANL ≤ 15 V	50		300	mV
$I_{LKG(PD)}$	未供电时总线输入漏电流	V_{CC} = V_{IO} = 0 V 或通过 47 kΩ 短接至 GND；CANH = CANL = 5 V	-5		18	uA
R_I	输入电阻	-2 V ≤ CANH, CANL ≤ 7 V（注 2）	15	30	40	kΩ
ΔR_I	输入电阻偏差，[1 – ($R_{IN(CANH)}$ / $R_{IN(CANL)}$)] × 100 %	0 V ≤ CANH, CANL ≤ 5 V（注 2）	-3		3	%

6.3 电气特性（续）（注 1）

除非另有说明，否则T_J = -40℃ 至 +150℃；V_{CC} = 4.5V 至 5.5V；V_{IO} = 2.9V 至 5.5V；R_L = 60Ω；C_L = 100pF；所有电压均相对于地定义；正电流流入 IC。

符号	参数	测试条件	最小值	典型值	最大值	单位
R_{ID}	差分输入电阻	-2 V ≤ CANH, CANL ≤ 7 V	30	60	80	kΩ
C_{IN}	对地共模输入电容				20	pF
C_{ID}	差分输入电容				10	pF
过热保护						
$T_{J(SD)}$	热关断阈值温度			185		℃

注 1：在无 VIO 型号中，V_{IO} = V_{CC}。
注 2：未经过生产测试；由设计保证。

6.4 开关特性

除非另有说明，否则T_J = -40℃ 至 +150℃；V_{CC} = 4.5V 至 5.5V；V_{IO} = 2.9V 至 5.5V；R_L = 60Ω；C_L = 100pF；所有电压均相对于地定义。

符号	参数	测试条件	最小值	典型值	最大值	单位
符合 ISO 11898-2:2024 的 CAN 时序特性；参见图 7-1 和图 7-3						
$t_{D(TXDL-RXDL)}$	从 TXD 低电平到 RXD 低电平的延迟时间	正常模式；R_L = 60 Ω，C_L = 100 pF			255	ns
$t_{D(TXDH-RXDH)}$	从 TXD 高电平到 RXD 高电平的延迟时间	正常模式；R_L = 60 Ω，C_L = 100 pF			255	ns
符合 ISO 11898-2:2024 标准的 CAN 时序特性；V_{CC} = 4.75 V 至 5.25 V；参见图 7-1、图 7-3 和图 7-5						
$t_{D(TXD-BUSDOM)}$	从 TXD 到总线显性的延迟时间	正常模式；R_L = 60 Ω，C_L = 100 pF			80	ns
$t_{D(TXD-BUSREC)}$	从TXD到总线隐性的延迟时间	正常模式；R_L = 60 Ω，C_L = 100 pF			80	ns
$t_{D(BUSDOM -RXD)}$	从总线显性到RXD的延迟时间	正常模式；$C_{L(RXD)}$ = 15 pF			110	ns
$t_{D(BUSREC -RXD)}$	从总线隐性到RXD的延迟时间	正常模式；$C_{L(RXD)}$ = 15 pF			110	ns
$t_{D(TXDL-RXDL)}$	从 TXD 低电平到 RXD 低电平的延迟时间	正常模式；R_L = 60 Ω，C_L = 100 pF，$C_{L(RXD)}$ = 15 pF			190	ns
$t_{D(TXDH-RXDH)}$	从 TXD 高电平到 RXD 高电平的延迟时间	正常模式；R_L = 60 Ω，C_L = 100 pF，$C_{L(RXD)}$ = 15 pF			190	ns
$t_{SIC(TXD)BASE}$	从TXD到总线隐性活动状态的延迟时间	正常模式（注 1）	355		480	ns
符合 ISO 11898-2:2024 参数集 C 的 CAN FD 时序特性（$t_{BIT(TXD)}$ ≥125 ns，最高 8 Mbit/s；V_{CC} = 4.75 V 至 5.25 V；参见图 7-1 和图 7-3）（注 2）						
$\Delta t_{BIT(BUS)}$	发送的隐性位宽时间差	$\Delta t_{BIT(BUS)}$= $t_{BIT(BUS)}$- $t_{BIT(TXD)}$	-10		10	ns
Δt_{REC}	接收器时序对称性	Δt_{REC}= $t_{BIT(RXD)}$- $t_{BIT(BUS)}$	-20		15	ns
$\Delta t_{BIT(RXD)}$	接收的隐性位宽时间差	Δt_{REC}= $t_{BIT(RXD)}$- $t_{BIT(TXD)}$	-30		20	ns

6.4 开关特性（续）

除非另有说明，否则T_J = -40℃ 至 +150℃；V_{CC} = 4.5V 至 5.5V；V_{IO} = 2.9V 至 5.5V；R_L = 60Ω；C_L = 100pF；所有电压均相对于地定义。

符号	参数	测试条件	最小值	典型值	最大值	单位
符合 ISO 11898-2:2024 参数集 B 的 CAN FD 时序特性（$t_{BIT(TXD)}$ ≥ 200 ns，最高 5 Mbit/s）；参见图 7-1 和图 7-3						
$\Delta t_{BIT(BUS)}$	发送的隐性位宽时间差	$\Delta t_{BIT(BUS)} = t_{BIT(BUS)} - t_{BIT(TXD)}$	-45		10	ns
Δt_{REC}	接收器时序对称性	$\Delta t_{REC} = t_{BIT(RXD)} - t_{BIT(BUS)}$	-45		15	ns
$\Delta t_{BIT(RXD)}$	接收的隐性位宽时间差	$\Delta t_{REC} = t_{BIT(RXD)} - t_{BIT(TXD)}$	-80		20	ns
符合 ISO 11898-2:2024 参数集 A 的 CAN FD 时序特性（$t_{BIT(TXD)}$ ≥ 500 ns，最高 2 Mbit/s）；参见图 7-1 和图 7-3						
$\Delta t_{BIT(BUS)}$	发送的隐性位宽时间差	$\Delta t_{BIT(BUS)} = t_{BIT(BUS)} - t_{BIT(TXD)}$	-65		30	ns
Δt_{REC}	接收器时序对称性	$\Delta t_{REC} = t_{BIT(RXD)} - t_{BIT(BUS)}$	-65		40	ns
$\Delta t_{BIT(RXD)}$	接收的隐性位宽时间差	$\Delta t_{REC} = t_{BIT(RXD)} - t_{BIT(TXD)}$	-100		50	ns
显性超时时间；TXD引脚；（注 3）						
$t_{TO(DOM)TXD}$	TXD 显性超时时间	正常模式；TXD = 0V	0.8	2.6	6.5	ms

注 1：未经过生产测试；由设计保证。

注 2：符合参数集 C 的要求意味着也符合参数集 A（$t_{BIT(TXD)}$）≥ 500 ns，最高 2 Mbit/s）和 B（$t_{BIT(TXD)}$ ≥ 200 ns，最高 5 Mbit/s）的要求。

注 3：超时发生在最小值和最大值之间。在低于最小值时，确保不会发生超时；在高于最大值时，确保会发生超时。

7 参数测量信息




图 7-1. CAN 收发器的时序测试电路




图 7-2. 用于测量驱动器对称性的测试电路




图 7-3. 符合 ISO 11898-2:2024 标准的 CAN FD 时序定义

7 参数测量信息（续）




图 7-4. 符合 SAE 1939-14 标准的 CAN 总线共模电压




图 7-5. UMCAN1057S 驱动器阻抗变化和显性至隐性转换时序图

8 框图




图 8-1. 框图

9 详细说明

9.1 功能描述

UMCAN1057S 是一款具有静默模式的高速 CAN 独立收发器。它结合了收发器的功能，并具备增强的电磁兼容性 (EMC) 和静电放电 (ESD)耐受能力。总线引脚上改进的斜率控制和强大的直流耐受能力，为应用提供了更大的灵活性。

UMCAN1057S 支持直接连接至电源电压低至 3.3 V 的微控制器。

9.2 工作模式

UMCAN1057S 支持两种工作模式：正常模式和静默模式，可通过 S 引脚进行选择。有关正常供电条件下的工作模式说明，请参见表 1。

表 1. 工作模式

模式	输入		输出	
	S 引脚	**TXD 引脚**	**CAN 驱动器**	**RXD 引脚**
Normal	LOW	LOW	dominant	Active（注 1）
	LOW	HIGH	recessive	Active（注 1）
Silent	HIGH	X（注 2）	recessive	Active（注 1）

注 1：如果 CAN 总线为显性，则为低电平；如果 CAN 总线为隐性，则为高电平。
注 2："X" = 无关。

9.2.1 正常模式

S 引脚为低电平选择正常模式。在此模式下，收发器可通过总线引脚 CANH 和 CANL 发送和接收数据（参见图 8-1 的框图）。差分接收器将总线上的模拟数据转换为RXD 引脚上的数字数据。总线输出信号的斜率由内部控制，并经过优化以尽可能降低电磁辐射 (EME)。

9.2.2 静默模式

S 引脚处于高电平选择静默模式。在此模式下，驱动器被禁用，总线引脚被释放为隐性状态。包括接收器在内的所有其他 IC 功能继续像在正常模式下一样运行。静默模式可用于防止故障 CAN 控制器干扰所有网络通信。

9.3 失效防护功能

9.3.1 TXD 显性超时功能

当 TXD 引脚被置为低电平时，“TXD 显性超时”定时器启动。如果该引脚的低电平状态持续时间超过 $t_{TO(DOM)TXD}$，则发送器将被禁用，将总线释放为隐性状态。此功能可防止硬件和/或软件应用程序故障导致总线持续驱动为显性状态（阻塞所有网络通信）。 当 TXD 引脚被置为高电平时，TXD 显性超时定时器复位。

9.3.2 TXD 和 S 输入引脚的内部偏置

TXD 引脚内部具有上拉至 V_{IO}的电阻，而 S 引脚内部具有下拉至 GND的电阻。这确保了在其中一个或多个引脚悬空时处于安全的确定状态。

9.3.3 V_{IO} 引脚的欠压检测

如果 V_{IO} 降至欠压检测阈值（$V_{UVD(VIO)}$）以下，收发器将关闭并从总线脱离（零负载），直至 V_{IO} 恢复。

9.3.4 过温保护

输出驱动器具有过温保护功能。如果工作结温超过关断结温 $T_{J(SD)}$，输出驱动器将被禁用，直到工作结温降至 $T_{J(SD)}$ 以下，且 TXD 再次变为隐性状态。加入 TXD 条件可防止因微小温度波动导致的输出驱动器振荡。

9.3.5 V_{IO} 电源引脚

V_{IO} 引脚应连接至微控制器电源电压。这将使 TXD、RXD 和 S 引脚的信号电平与微控制器的 I/O 电平相匹配

9.4 信号改善

信号改善功能是 CAN FD 收发器的附加功能，通过最小化信号振铃来提高复杂星型拓扑中可实现的最大数据速率。信号振铃是由 CAN 网络中各个节点作为分支，在不同位置因阻抗失配引起反射所造成的。

隐性到显性的信号边沿通常是干净的，因为此边缘由发送器强力驱动。CAN 收发器的发送器输出阻抗约为 50 Ω，与网络特征阻抗匹配。对于常规的 CAN FD 收发器，当驱动器输出阻抗变为约 60 kΩ ，且反射回来的信号遇到阻抗不匹配而导致振铃时，会出现显性到隐性边沿。UMCAN1057S 通过基于 TX 的信号改善功能 (SIC) 解决了这一问题。该器件会继续驱动总线呈现隐性，直至 $t_{SIC(TXD)BASE}$，以便反射衰减，并且采样点处的隐性位很干净。在主动隐性阶段，发送器输出阻抗较低（约 100 Ω）。在该阶段结束并且器件进入被动隐性阶段之后，驱动器输出阻抗变为高阻态。有关该现象的说明，请参阅图 7-5。

10 应用信息





图 10-1. UMCAN1057S 的典型应用

注 1：可选，取决于稳压器。

11 封装信息


SOP8

Outline Drawing



DIMENSIONS						
Symbol	MILLIMETERS			INCHES		
	Min	Typ	Max	Min	Typ	Max
A	-	-	1.75	-	-	0.069
A1	0.00	-	0.25	0.000	-	0.010
b	0.30	-	0.51	0.012	-	0.020
c	0.15	-	0.25	0.006	-	0.010
D	4.70	4.90	5.10	0.185	0.193	0.200
E	3.70	3.90	4.10	0.148	0.154	0.164
E1	5.80	-	6.25	0.228	-	0.250
e	1.27BSC			0.050 BSC		
L	0.40	-	1.27	0.016	-	0.050
θ	0 °	-	8 °	0 °	-	8 °


Land Pattern



NOTES:
1. Unit: mm;
2. General tolerance ±0.05mm unless otherwise specified;
3. The layout is just for reference.


DFN8 3.0×3.0

Outline Drawing




DIMENSIONS						
Symbol	MILLIMETERS			INCHES		
	Min	Typ	Max	Min	Typ	Max
A	0.57	-	0.80	0.022	-	0.031
A1	0.00	-	0.05	0.000	-	0.002
A3	0.20REF			0.008REF		
b	0.20	-	0.35	0.008	-	0.014
D	2.90	3.00	3.10	0.114	0.118	0.122
D2	2.15	-	2.60	0.085	-	0.104
E	2.90	3.00	3.10	0.114	0.118	0.122
E2	1.40	-	1.75	0.055	-	0.069
e	0.65BSC			0.026BSC		
L	0.30	-	0.60	0.012	-	0.024

Land Pattern



NOTES:
1. Unit: mm;
2. General tolerance ±0.05mm unless otherwise specified;
3. The layout is just for reference.

12 包装信息



Part Number	Package Type	Carrier Width (W)	Pitch (P0)	Pitch (P1)	Reel Size (D)	PIN 1 Quadrant
UMCAN1057SVS8	SOP8	12 mm	4 mm	8 mm	330 mm	Q1
UMCAN1057SVDA	DFN8 3.0×3.0	12 mm	4 mm	8 mm	330 mm	Q1

绿色合规

盈力半导体在运营各环节始终坚守环保卓越标准，确保在有害物质使用方面满足或超越各项法规要求。公司已成功推行多项管控方案，持续减少有害物质使用与排放。

盈力全系列元器件均符合 RoHS 指令要求，助力客户满足各项环保法规。如需了解更多绿色合规信息，敬请访问：https://www.union-ic.com/Quality.html

重要声明

本文档所含信息均经仔细审核，据信准确可靠。但本文档如有变更，恕不另行通知。盈力半导体不对文档中可能存在的任何信息误差承担责任，亦不承诺对文档内容进行更新、保持信息时效性，或向任何个人及机构告知相关变更。为提升产品可靠性、功能及优化设计，力求提供最优产品，本公司保留随时进行产品及相关资料修改调整的权利。